ASICエミュレーション
プレシリコン検証・ビットストリーム署名
FPGAがターゲット設計を実行、CPUがテストベンチを統括、GPUがカバレッジシミュレーションを実行。
FPGA
RTLエミュレーション・署名
ワークロード
- ▸ テープアウト前設計
- ▸ ML-DSAビットストリーム署名
- ▸ サイクル証明
性能
RTLシミュレーション比×1000加速
CPU
テストベンチ・リグレッション
ワークロード
- ▸ UVMテストベンチ
- ▸ 夜間リグレッション
- ▸ バグトリアージ・Jira
性能
1万テスト/夜
GPU
カバレッジ・ファジング
ワークロード
- ▸ 大規模刺激ファジング
- ▸ 並列カバレッジクロージャ
- ▸ 補助形式検証
性能
48時間で99%カバレッジ
マルチエージェントシナリオ
新しいビットストリームロード:CPUがリグレッション開始、FPGAがRTLをフルスピード実行、GPUが入力をファジング、GARANCEが最終署名を封印しアーカイブします。